ぱたへね

はてなダイアリーはrustの色分けができないのでこっちに来た

2010-07-16から1日間の記事一覧

cadrのVerilogソースのコンパイル その2

CADRのハードウェアをFPGAに実装した場合、どれくらいの規模になるのかを確かめるためにベンチマークを取って見ました。ダウンロードできるVerilogの回路では、ボード上のメモリがほぼ全てLEに変換されています。外付けのメモリを使う事にし、メモリの記述を…