ぱたへね

はてなダイアリーはrustの色分けができないのでこっちに来た

トップ > FPGA

FPGA

Vivado License Manager が host id 000000000000 を表示した時の話

FPGA

Alienware 13 (Ubuntu)で、SDSOCを動かそうとした時の話。 Alienware 13はオンボードのLANコントローラがあるのだが、Ubuntuからは認識できない。USB-LAN変換を使ってネットワークを動かしていると、Vivadoのライセンスマネージャがhoit id(MACアドレス)が見…

FPGAエクストリーム・コンピューティング 第8回

fpga

いつの話やねんと突っ込みが入りそうですが、今回も面白かったので簡単に感想を。各資料はこちらから見れます。 http://connpass.com/event/33859/ １．ドキュンなFPGA 中原先生がひたすら面白かった。全方位的に攻撃を繰り出しつつも、非常に分かりやすい説…

FPGAだ！クラウドだ！やあっ！やあっ！(ついでにF#)

fpga systemc fsharp

さくらインターネットのVPSにFPGAの開発環境を入れた記録です。どこでもFPGAとF#の開発ができるようになりました。 OSのインストール さくらインターネットと契約を結んだらOSを入れ直しました。僕がUbuntuしか使えない軟弱者なのでOSはUbuntuで。 Ubutuのイ…

FPGA-Based Prototyping Methodology Manual

fpga

FPGA-Based Prototyping Methodology Manual(日本語)がシノプシスからダウンロードできます。 http://www.synopsys.com/Systems/FPGABasedPrototyping/FPMM/Pages/default.aspx ASICの検証手法としてFPGAプロトタイピングを行う時の注意点が書いてあります。…

MIIレジスタの読み書きを行う。

Verilog FPGA Opencore

OpenCoresで公開されているEthmacを使って、ボード上に載っているPHYのレジスタを読み出す方法をまとめました。配布ファイルのテストベンチethmac/trunk/bench/verilog/tb_ethernet.vから、MIIレジスタの読み書き部分だけ動作させています。アクセスに使用す…

FPGAキットで始めるハード&ソフト丸ごと設計

book fpga

FPGA本ラッシュの最後の本、FPGAキットで始めるハード&ソフト丸ごと設計: CPUと周辺回路を作り込んでCプログラミングを読みました。とても面白かったので紹介します。全体的にソフトウェアの方が説明少なめで、ハードウェア（特にシステムアーキテクチャ）は…

lifegameの生死判定をVerilogで

fpga verilog

西尾さんのFPGAでライフゲームを作りましたに反応しました。 ライフゲームの生死判定を3通りの方法で書いて、合成、比較してみました。生死判定の前後にレジスタが入っているのは動作速度を比較したかったためです。結論を先に書いておくと、どう書いてもた…

FPGAスタータ・キットで初体験！オリジナル・マイコン作り

Verilog FPGA book

FPGAスタータ・キットで初体験！オリジナル・マイコン作りの紹介です。タイトルはオリジナル・マイコン作りになってますが、正確にはオリジナル・マイコンシステム作りです。マイコン（CPU）はオリジナルではなく、Nios IIを使っています。目次の通り進めれ…

FPGAボードで学ぶ組込システム開発入門(Xilinx編)

Verilog FPGA book

FPGAボードで学ぶ組込システム開発入門(Xilinx編)が良い本だったので紹介します。 全体を通して丁寧にわかりやすく説明があり、一歩一歩動かしていくのにちょうどよい難易度になっています。また、代理店に聞かないと分からないような情報も書かれており、無…

EthmacにBFMを接続する。

Verilog FPGA Opencore

簡単に作るVerilogテストベンチの続きです。Opencores で公開されているEthmacに、WishboneのBFMを接続してみました。標準でついてくるWishboneのBFMがVHDLだったので、必要な機能だけVerilogで書き直しました。 Wishbone BFMはここから。http://opencores.o…

簡単に作るVerilogテストベンチ

Verilog FPGA Opencore

人が作ったVerilogソースや、書き立てほやほやのVerilogソースを簡単にテストしたい時ってありますよね。OpenCoresで公開されているEthmacを使って、簡単にテストベンチを作る方法をまとめてみました。目標はできるだけ楽に動作を確認することですが、初心者…

Ethermac のI/O ポート

Verilog FPGA Opencore

OpenCoresで公開されれいるEthermacを動かそうとしています。 http://opencores.org/project,ethmac RTLシミュレーションを実行してみたのですが、trunkにあるテストベンチは上手く動きません。調査がてらEthermacのI/Oポートを調べてみました。 Host Interf…

Wishbone のバスサイクル

Verilog FPGA Opencore

Wishbone のバスサイクルをまとめました。一次資料はここからダウンロードできます。翻訳じゃないので、実際に使うときは規格書読んでください。 http://opencores.org/opencores,wishbone 現在の最新版は、 Revision B4 です。 転送サイクルの開始 MASTERは…

Wishbone の信号

Verilog FPGA Opencore

Wishboneで使われる信号をまとめました。一次資料はここからダウンロードできます。 http://opencores.org/opencores,wishbone 現在の最新版は、 Revision B4 です。翻訳じゃないので、実際に使うときは規格書読んでください。 SYSCON Module が使う信号 SYS…

Wishbone 基礎

Verilog FPGA Opencore

Wishboneは、IPコア間の共通のI/Fとして開発された規格です。Opencoreにある気合いの入ったライブラリはWishboneをサポートしているので少しまとめて見ました。一次資料はここからダウンロードできます。 http://opencores.org/opencores,wishbone 現在の最…

FPGAでエクストリームなコンピューティングの会

fpga Verilog

FPGAでエクストリームなコンピューティングの会という謎の勉強会に呼ばれたので参加してきました。僕も発表する予定だったのですが、時間が取れず今回は発表無しでした。時系列ｇｄｇｄで感想を。 FPGAで証券取引の話がとても面白かったです。話を聞くまでは…

100 Power Tips for FPGA Designers

book FPGA

100 Power Tips for FPGA Designers Xilinx限定ですが、FPGA Hacksとも呼べるような本を見つけました。Kindle版なら$9.99なので、XilinxのFPGAを使いこなしたい人は今すぐ買いましょう。Hacks本と同じで、100個のネタ全てが驚く事を書いてあるわけではありま…

FPGA入門回路図とHDLによるディジタル回路設計

book FPGA

すすたわりさんのFPGA入門回路図とHDLによるディジタル回路設計読みました。表紙や帯に可愛らしい絵がありますが、中身は硬派なデジタル回路の入門書です。 内容 この本は、HDLの文法やFPGAの動かし方を学ぶ本ではなく、FPGAを使ってデジタル回路を学ぶ本で…

Altera FPGAを使って step by step でCPUを作るには?

book FPGA Verilog

[fpga-cpu]で面白そうな話題がありました。コンピュータアーキテクチャの授業で、Altera FPGAを使って簡単なCPUを作るので、生徒とTAに1冊に勧める一冊の本を教えて欲しいという質問です。このメールへのリプライに出てきた本とURLを紹介します。 opencoreの…

cadrのVerilogソースのコンパイル その2

Lisp Verilog FPGA

CADRのハードウェアをFPGAに実装した場合、どれくらいの規模になるのかを確かめるためにベンチマークを取って見ました。ダウンロードできるVerilogの回路では、ボード上のメモリがほぼ全てLEに変換されています。外付けのメモリを使う事にし、メモリの記述を…

cadrのVerilogソースのコンパイル その1

Lisp Verilog FPGA

http://www.unlambda.com/cadrから入手できるVerilogファイル(CADDR Revised CADR Verilog)からcadr.vと関連ファイルのみで論理合成をしてみました。ターゲットはCycloe3です。論理合成でエラーが出るので、iram(part_16kx49ram)のみ外付けメモリを使う前提…

並列コンピュータで人材獲得作戦

FPGA Verilog

時代は並列コンピュータのようなので、迷路の問題を解くための並列ハードウェアをVerilogで作ってみました。 元ネタはこちら http://okajima.air-nifty.com/b/2010/01/post-abc6.html アルゴリズム 迷路をグラフで表します。 迷路の1マスに1つのプロセッサを…

お勧めのFPGAボード 2009年版

FPGA

2008年度版はこちら。 [FPGA]FPGAボードを買うときに気をつけること 2008年版 DE0 今年のお勧めはDE0です。Sim's blogさんの所に良くまとまっているので、私から特に書く事はありません。 http://blog.goo.ne.jp/sim00/e/035bb059d33490929b81c3f8c538281dAC…

複数のFPGAに共通のクロックを入れる方法

FPGA

一つのFPGAに入りきらない大きな回路を複数のFPGAに分割する場合、クロックについてのケアが必要になります。やり方と問題点を整理してみました。クロックの位相ずれは、シミューレションでは出ない場合もあり、時に位相あわせの必要すら忘れがちなので気を…

FPGAを勉強するのに良いサイトの紹介

FPGA

FPGAの基礎からある程度大きな回路まで、詳しく説明しているサイトを見つけました。http://www.fpga4fun.com/index.htmlここだけで、 FPGAのサンプル回路 チュートリアル ボードの紹介 まで一通り揃っています。 プロジェクトの一覧 fpga4fun.comで説明のあ…

組み込みプロセッサ技術

book binary SIMD FPGA

組み込み用のプロセッサについて素晴らしい本を見つけたので紹介します。 http://www.amazon.co.jp/dp/4789845494 内容 組み込みで使用されるプロセッサについて、基本的な概念から最新の技術まで、幅広くかつ深く説明してある本です。基本を押さえながらも…

s1_coreのクロックを最適化

sparc FPGA Verilog

FPGAプロトタイピングにおけるゲーテッドクロックの扱い FPGAでプロトタイピングをするときは、クロックをFPGA向けに修正するという作業が入ります。具体的にはASIC向けPLLを、FPGA内蔵PLLに置き換えます。FPGAが複数にまたがりクロック系統が複雑な場合は、…

FPGAプロトのベンチマーク

Sparc FPGA

ベンチマークとは FPGAプロトタイピングを行う場合、一番最初に「ベンチマークを取る」という作業をします。「ベンチマーク」という表現は、一緒に仕事をした人しか使っていなかったので、一般的な言葉かどうかは分かりません。ベンチマークだけでなく、他の…

ASIC開発におけるFPGAプロトタイピングのメリット

FPGA

ASICとは OpenSPARC Internalsに面白い資料があったので紹介します。ここまで具体的な商品名と数値が出ている資料は非常に貴重です。Sparcの様な機能がいっぱい詰まった半導体はASICと呼ばれます。一つの半導体の中にCPU、メモリ、バス、周辺I/Oと昔のパソコ…

multi processorでQuartus IIを使う方法

FPGA

お仕事でQuartusを使っていたのですが、合成/配置配線中のCPUの使用率がMAX50％でDual Coreの半分しか使っていないように見えます。 そんな場合は、オプションでmulti processorを有効にしましょう。Assignments->Settingから、Compilation Process Setting…