最近のいろいろ

自動生成したVerilogがそれっぽくなってきた。

 

gist.github.com