VivadoでAXIのシミュレーションをしようとするとこんなメッセージがでました。
[BD 41-759] The input pins (listed below) are either not connected or do not have a source port, and they don't have a tie-off specified. These pins are tied-off to all 0's to avoid error in Implementation flow. Please check your design and connect them as needed: /sting_wrap_0/m00_axi_init_axi_txn /sting_wrap_0/m02_axi_init_axi_txn /sting_wrap_0/m01_axi_init_axi_txn
ここを見ると正論理のリセットっぽい。
http://www.wiki.xilinx.com/Validating+a+master+AXI4+interface+using+the+Verification+IP+as+a+slave
外に出してリセット反転をつないでおけば、とりあえずメッセージは消えました。
