Vivado
GUI使っている人にはたいした話では無いんですが、CUIでsimulate.batから実行しているとちょっと役に立った話。simulate.batを実行したら、そのままrun -allしたいじゃないですか。その時はbehavディレクトリにあるトップ名.tclファイルの中身を変えればOK。…
AXIバスマスターを作る。 AXIにつながるIPコアの最初の一歩はチュートリアル等を見てもらうことにして、とりあえずsting_wrap_v1_0_M01_AXI.vみたいなファイルがどこかにできているはず。それを編集して、AXIの機能を実装します。回路とししては、AXI_RD_WEI…
3x3Convolutionの回路を作るにあたって、とりあえずDDRメモリから重みをフィルター一つ（9×4バイト）読み込むところまでできたのでメモその1。 重みファイルの用意 とりあえず重みが入ったバイナリファイルを用意する。今回はnumpyフォーマットに落ちている…
QiitaのXilinxのAXI Verification IPを試す。とVivadoのexampleを交互にみながら、やり方としては間違ってるんだろうけど、なんとかレジスタライトができるようになりました。 サンプル記述 僕の環境だと c:/home/myproj/sting/vivado/zybo/sting_ip/sting_i…
AXI VIPを使うときに、最初にpkgをインポートする必要がありますが、インターネッツで見つけたコードをコピーしてもエラーになってしまいます。 import axi_vip_v1_0_2_pkg::*; import design_1_axi_vip_0_1_pkg::*; こういう記述です。PG267によると、Vivad…
http://www.zynqbook.com/ から入手できるZynq Bookを読みました。 内容 Zynqに関わるトピックを浅く広く説明しています。全体で24節、400ページ越えでボリュームはあります。Zynqのアーキテクチャから始まり、ARMの話、Vivadoやツールの話、開発手法の話、O…
GUIでポートを追加して、SIMを実行しようとするとこんなエラーがでる。 ERROR: [VRFC 10-426] cannot find port init_axi_txn on this module [c:/home/myproj/sting/vivado/zybo/sting_ip/sting_ip.srcs/sources_1/bd/design_1/hdl/design_1_wrapper.v:30] …
Vivadoのテストベンチがsim.vにしてしまって、SVにしたかったので拡張子をGUI上から.svに変更しました。以後、こんなメッセージが出てきます。 [Project 1-19] Could not find the file 'C:/home/myproj/sting/vivado/zybo/string_ip/string_ip.srcs/sim_1/n…
VivadoでAXIのシミュレーションをしようとするとこんなメッセージがでました。 [BD 41-759] The input pins (listed below) are either not connected or do not have a source port, and they don't have a tie-off specified. These pins are tied-off to …
